Publikace na Matematicko-fyzikální fakulta |
2007
Abstrakt
Paměťové subsystémy současných procesorových architektur jsou typicky vybaveny množstvím různých caches, kvůli kterým je chování paměťového subsystému jen obtížně předvídatelné, obzvláště pokud je subsystém sdílen více běžícími aplikacemi. Tento článek předkládá předběžné výsledky experimentů, které rozptylují některé zažité představy o paměťových subsystémech, a které jsou aplikovatelné v oblastech system design a performance engineering.